上海求育QY-JXSY46计算机组成原理与系统结构实验箱是采用八位机主板和十六位机扩展实验板兼容设计的计算机组成原理和系统结构实验仪,实验箱充分展示计算机结构模型，每个模块均有数码管实时监视，模块间线条明快，数据/指令流向一目了然。提供联机调试软件，自带编译器、支持汇编语言源程序调试，图形化动态显示计算机结构模型的数据/指令流向,操作历史记录状态显示，方便用户查找历史记录。主板以八位机模式，用TTL74系列器件加多片在线可编程CPLD构建模型机部件，让学生以可视方式观察CPU内各部件工作过程和模型机的实现。扩展实验板以十六位机模式，用12万门EP1C6芯片构建模型机所有部件，并配置64K×16位存储器，通过VHDL语言编程，可设计16位机的部件和模型机，学生将设计好的电路下载到FPGA芯片上，实现16位机的部件和模型机功能；也可完成其它设计性实验和课程设计实验。在对八位机了解的基础上，让学生对十六位计算机组成原理有深刻的理解，为FPGA设计CPU打下基础。电话021-69918115
详细信息：https://www.mmaan.com/cpjs/1545.html
实验项目
（1）寄存器读写实验
（2）运算器八种运算实验
（3）数据输出/移位实验
（4）UPC实验
实验1：UPC加1实验
实验2：UPC打入实验
（5）PC实验
实验1：PC加1实验
实验2：PC打入实验
（6）存贮器读写实验
（7）微程序读写实验
（8）中断实验
（9）模型机综合实验（微程控制器）
实验1：数据传送/输入/输出实验
实验2：数据运算实验（加/减法/或）
实验3：移位/取反实验
实验 4：转移实验
实验 5：调用实验
实验 6：中断实验
实验 7：指令流水实验
实验 8：RISC模型机
(10) 组合逻辑控制器实验
(11) 设计指令/微指令系统.
(12) 扩展实验
实验1：8255扩展I/O口实验
实验 2：8253扩展定时器实验
注：实验（1）…（8）为手动微代码控制，（9）…（12）为微程序或组合逻辑控制.
* 十六位机扩展部分实验（可选配）
（13）十六位ALU 实验
（14）十六位寄存器实验
（15）十六位寄存器组实验
（16）十六位指令计数器PC 实验
（17）中断控制实验
（18）十六位模型机的总体实验
课程知识点分析
第一章 计算机系统概论
1.1教学内容介绍
（1）计算机的发展与应用。
（2）计算机系统的层次结构。
（3）计算机的特点：快速性、通用性、准确性和逻辑性。
（4）计算机的分类方法。
（5）性能指标。
1.2重难点分析
（1） 计算机系统从功能上可划分为哪些层次？各层次在计算机系统中起什么作用？
（2） 冯.诺依曼计算机体系的基本思想是什么？（选择、填空。指令和数据都是用二进制表示的）
（3） 按照此思想设计的计算机硬件系统应由哪些部件组成？各起什么作用？
（4） 如：指令和数据都存于存储器中，计算机如何区分它们？
（5） 衡量计算机性能的主要指标- 机器字长（定义）、主频、CPI、MIPS（含义）、FLOPS等等
第三章 系统总线
3.1教学内容
（1）总线及分类。总线是连接各个部件的信息传输线，总线包括：片内总线、系统总线和通信总线。
（2）理解总线标准的意义，看看你知道主板上的几种标准总线。
（3）总线特性及性能指标: 包括机械特性、电气特性、功能特性和时间特性。
（4）总线结构:单总线结构、双总线结构和三总线结构。
（5）总线连接方式: 串行传送、并行传送和分时传送。
（6）总线的判优控制：总线判优有两种方法：集中仲裁方式和分布仲裁方式。集中仲裁方式的具体实现有三种：包括链式查询方式、计数定时查询方式和独立请求方式。
（7）总线的通信：同步、半同步、异步等通信方式。
3.2重难点分析
（1） 系统总线的组成。（填空）
数据线、控制线、地址线；数据线的根数有什么意义，地址线的根数有什么意义。
（2） 理解怎样通过总线实现器件之间的互联，构造计算机硬件系统；理解多级总线结构的设计原则。
（3） 为什么要进行总线控制？总线控制的几种仲裁方式的仲裁过程、特点、用于仲裁的连接线的数量。
集中仲裁方式包括链式查询方式、计数定时查询方式和独立请求方式。要讲清楚他们的工作原理和总线的控制过程，并比较它们的优缺点。（简答）
（4） 对存储器的读/写操作是一种基于系统总线同步通信，想想这个过程，看看时序图， 理解什么是同步通信方式，它和异步通信的最大不同在哪里？
第四章 存储器
4.1教学内容
（1）理解存储器的分类和分级结构；（按存储介质、按照访问方式分类、按在计算机中的作用分类）
（2）掌握主存储器的技术指标（存储容量、存储速度（存取周期和存取时间）（简答、选择、填空）、存储器带宽）；
（3）理解半导体存储器的基本组成和工作原理；
（4）掌握主存储器组织；
（5）掌握CACHE的功能、基本原理、地址映像（直接映像方式）和替换策略；
主存储器的功能：用来存放程序和数据的（填空）
4.2重难点分析
（1） 计算机的存储层次（三级存储体系）
（2） RAM和ROM的读写时序
静态RAM (SRAM)：Intel2114外特性、Intel2114 RAM矩阵、静态RAM (2114)读写时序；动态RAM芯片：三管动态RAM芯片(Intel 1103)读写、单管动态RAM 4116外特性、4116芯片读写原理；
（3） DRAM的刷新问题（为什么要刷新？各种刷新方式及比较）；
大题（4） 存储器与 CPU 的连接，掌握主存储器的组织方法（位扩展、字扩展、字位同时扩展）
通过位并联法和地址串联法实现小容量的存储芯片构成大容量的存储空间。注意要合理选用芯片，以及CPU 和存储器芯片之间的地址线、数据线和控制线的连接，特别是存储芯片片选逻辑的确定。
（5） Cache的原理。
程序访问的局部性原理
命中率/缺失率
影响命中率的因素- Cache容量、Cache的块长
Cache的结构，理解带有Cache的存储系统的读操作过程，写过程（与保持Cache一致性的问题）
大题（6） Cache的三种映像机制，CPU与Cache和主存的连接方式和访问方式。
不同的Cache-主存地址映象直接影响主存地址字段的分配及替换策略和命中率。
1)全相联映射方式： 灵活但映射函数复杂，不易实现
2)直接映射方式： 映照简单，不需计算，快速但效率不高，易“颠簸”
3)组相联映射方式： 组内全相联映射、组间直接映射
第五章 输入输出系统
5.1教学内容介绍
（1）理解输入输出系统的概念和组成，I/O设备和主机的信息传输与控制方式；
（2）掌握程序查询方式的工作流程和查询接口电路的工作原理；
（3）掌握中断的基本概念、中断排队、中断向量地址的形成方法；
（4）掌握中断接口电路的工作原理和数据传输过程；
（5）掌握中断系统的构成与中断屏蔽技术；
（6）理解DMA方式的特点、DMA的工作过程和DMA接口的功能与组成。
5.2重难点分析
重点：输入输出系统是人机对话和人机交互的纽带和桥梁。由于输入输出设备工作速度与计算机主机的工作速度极不匹配.为此，既要考虑到输入输出设备工作的准确可靠，又要充分挖掘主机的工作效率，因此要求掌握主机与I/O 交换的三种控制方式，即程序查询、程序中断和DMA，以及它们各自所需的硬件及软件支持。
（1）程序查询方式的工作流程和查询接口电路的工作原理
IO查询程序的流程，说明在程序查询方式下，查询接口如何完成数据的交换。
查询方式的特点
（2）中断的基本概念、中断排队、中断向量地址的形成方法，掌握中断接口电路的工作原理和数据传输过程
中断：计算机在执行正常程序的过程中，出现某些异常事件或某种请求时，处理机暂停执行当前程序，转而执行更紧急的程序，并在执行结束后,自动恢复执行原先程序的过程。
IO中断方式与IO查询方式进行比较：硬件结构较查询方式复杂些,服务开销时间较大；主程序与设备并行运行，CPU效率较高；具有实时响应的能力。
中断接口电路的组成。中断请求→中断源识别判优→中断响应→中断处理→中断返回。中断排队、中断向量地址的形成方法。
中断服务程序的流程（单重中断/多重中断）
关于中断技术本身的相关知识点，放在CPU一章说明
（3）理解DMA方式的特点、DMA的工作过程和DMA接口的功能与组成
什么是DMA？直接存储器存取，解决与CPU共享主存的矛盾。
DMA与CPU分时使用主存（系统总线）的三种方法；1)停止CPU访问内存。 CPU效率低；2)周期挪用。 适用于外设读取周期大于内存存取周期；3)DMA与CPU交替访问。 适用于CPU工作周期比内存存取周期长得多的情况。
DMA接口的组成与各部件的功能
DMA传送过程及各阶段对CPU的占用情况
选择型DMA接口与多路型DMA接口（在数据传输率的计算方面不同）。通过多路外设（磁盘、磁带、打印机）申请DMA请求，描述多路型 DMA 接口的工作原理。
DMA与中断技术的比较
第六章 计算机的运算方法
6.1教学内容
本章教学的目的是通过对运算方法和运算器的介绍，使得学生掌握计算机中数的表示，定点数和浮点数的加、减、乘等运算方法，定点数和浮点数的溢出判别，以及提高进位速度的ALU的工作原理。具体要求为：
（1）掌握定点数的真值、原码、补码、反码和移码的表示和相互转换方法；
（2）掌握定点数的移位运算、原码及补码加减运算以及溢出的概念与检测方法；
（3）掌握定点原码和补码的乘法运算方法；
（4）掌握浮点数的表示和规格化表示方法，浮点数的运算方法；
（5）掌握ALU的功能、设计方法和工作原理。
6.2重难点分析
（1）定点编码
①求编码
由十进制真值求原/反/补码；
由补码求相反数的补码；
补码与移码之间的转换关系；
②求表示范围
一定长度的机器码，原/反、补/移的表示范围；
原、反、补、移码的零的表示；
（2）浮点编码
① 概念
什么是规格化？给定一个浮点数，判断是否为规格化；
明确浮点数的精度和范围分别取决于尾数的长度和阶码的长度；
②求规格化的浮点表示形式
给定十进制真值，指定阶码和尾数的编码方式，求规格化的浮点表示；
③求浮点数表示范围
给定浮点数尾数和阶码的长度及编码方式，求浮点数的表示范围
（3）补码移位运算
明确移位运算的意义；
能够正确的求给定补码移位运算后的结果；
（4）定点数的加减及溢出判别：
通过补码加减运算来深化理解判断溢出的“一位符号法”和“二位符号法”的含义，理解运算溢出后的现象以及运算溢出的实质。
（3）定点数原码一位乘法（不带符号运算）：
通过原码乘法运算过程描述原码的符号位和数值为分开运算，移位是按逻辑右移进行。
（4）定点数补码一位乘法（Booth算法）：
通过补码乘法运算过程描述补码的符号位和数值为一起参加运算，移位是按算术右移进行。
明确N位数值位，进行各种乘法运算，需要的加法和移位的次数；
（6）ALU的设计方法和工作原理。
从硬件的角度讲解了影响ALU运算速度的进位过程以及提高进位速度的各种方法。
第七章 指令系统
7.1教学内容
（1）掌握指令的一般格式，多地址指令格式和指令的扩展方法；
（2）掌握操作数类型和操作类型；
（3）掌握指令寻址和数据寻址方式；
（4）掌握指令格式的举例。
7.2重难点分析
重点：指令的一般格式及多地址指令格式和指令的扩展方法、操作数类型和操作类型、指令的寻址和数据的寻址、指令的格式举例。
难点：各种寻址方式。
（1）概念
机器指令与指令系统；
指令字长、机器字长、存储字长；
操作数在存储器中的存放--边界对准原则；
什么是寻址方式？
（2）各种寻址方式
操作数寻址要求，明确各种寻址方式的物理地址表达式，寻址过程，寻址范围，需要访存的次数。
（3） 指令格式的设计
操作码扩展技术+寻址方式；
第八章 CPU的结构和功能
8.1教学内容
（1）理解CPU的基本组成和各个部件的基本功能。
（2）了解指令流水线的工作原理（会计算：吞吐率、加速比和效率）
8.2重难点分析
（1）CPU功能与结构
CPU主要由运算器、控制器和中断控制器构成。控制器部分包含：程序计数器PC、数据缓冲寄存器DR、指令寄存器IR、指令译码器ID、地址寄存器AR等。运算器部分包括：算术逻辑单元ALU、累加器AC、数据缓冲寄存器DR、状态寄存器等。
CPU的功能，简单的说就是取指令，分析指令，执行指令。
CPU的组成，ALU，CU，寄存器，中断系统
CPU内部寄存器，需要清楚各种用户不可见的，用于状态/控制的寄存器。
（2）指令周期
CPU在取指令周期、间址周期、执行周期和中断周期，发布各种微命令控制数据流按照预定的通路传送，实现对指令的控制。
（3）指令流水
指令流水的原理和指令流水的理想性能。多条指令重叠运行，构成指令流水线。把指令分为六个阶段FI、DI、CO、FO、EI、WO 和FO，构成六级流水线，介绍指令重叠的工作过程。
影响指令流水性能的因素和解决方法。
流水线性能指标的计算-吞吐率、加速比、效率。
（4）中断系统
中断源，中断请求标记寄存器。
中断请求优先级的分配原则。
中断判优方法，硬件判优和软件判优。
中断服务程序入口地址的寻找方法，硬件向量法和软件判优对应的跳转方法。
中断响应：响应时间，响应条件，响应后中断周期所作的操作—中断隐指令。
中断现场的保护和恢复，中断现场包括的内容。
多重中断系统和单重中断系统，定义，中断服务流程的区别，形成中断嵌套的条件。
中断屏蔽技术，中断屏蔽寄存器，中断屏蔽技术的意义
多重中断系统-画CPU轨迹图；
多重中断系统，通过屏蔽技术改变处理优先级时，屏蔽字的设置方法
第九章 控制单元
9.1教学内容介绍
（1）微操作命令的分析：掌握取指令周期、间接寻址周期、执行周期和中断周期的微操作命令序列。
（2）多级时序系统：指令周期、机器周期、节拍和时钟周期。
（3）理解控制器的控制方式：包括同步控制、异步控制、联合控制和人工控制。
9.2重难点分析
（1）CU的功能
什么是微操作？什么是微命令（微操作控制信号）？什么是微指令？
时序信号的作用？多级时序系统中时钟周期、机器周期、指令周期三个时序信号，以及它们之间的关系。
指令的取指周期、间址周期、执行周期、中断周期，分别需要完成什么操作？
相应地，CU需要发出什么样的控制信号序列，才能完成这些操作。根据给定CU框图，能够写出完整的微操作序列。
详细信息：https://www.mmaan.com/cpjs/1545.html
实验项目
（1）寄存器读写实验
（2）运算器八种运算实验
（3）数据输出/移位实验
（4）UPC实验
实验1：UPC加1实验
实验2：UPC打入实验
（5）PC实验
实验1：PC加1实验
实验2：PC打入实验
（6）存贮器读写实验
（7）微程序读写实验
（8）中断实验
（9）模型机综合实验（微程控制器）
实验1：数据传送/输入/输出实验
实验2：数据运算实验（加/减法/或）
实验3：移位/取反实验
实验 4：转移实验
实验 5：调用实验
实验 6：中断实验
实验 7：指令流水实验
实验 8：RISC模型机
(10) 组合逻辑控制器实验
(11) 设计指令/微指令系统.
(12) 扩展实验
实验1：8255扩展I/O口实验
实验 2：8253扩展定时器实验
注：实验（1）…（8）为手动微代码控制，（9）…（12）为微程序或组合逻辑控制.
* 十六位机扩展部分实验（可选配）
（13）十六位ALU 实验
（14）十六位寄存器实验
（15）十六位寄存器组实验
（16）十六位指令计数器PC 实验
（17）中断控制实验
（18）十六位模型机的总体实验
课程知识点分析
第一章 计算机系统概论
1.1教学内容介绍
（1）计算机的发展与应用。
（2）计算机系统的层次结构。
（3）计算机的特点：快速性、通用性、准确性和逻辑性。
（4）计算机的分类方法。
（5）性能指标。
1.2重难点分析
（1） 计算机系统从功能上可划分为哪些层次？各层次在计算机系统中起什么作用？
（2） 冯.诺依曼计算机体系的基本思想是什么？（选择、填空。指令和数据都是用二进制表示的）
（3） 按照此思想设计的计算机硬件系统应由哪些部件组成？各起什么作用？
（4） 如：指令和数据都存于存储器中，计算机如何区分它们？
（5） 衡量计算机性能的主要指标- 机器字长（定义）、主频、CPI、MIPS（含义）、FLOPS等等
第三章 系统总线
3.1教学内容
（1）总线及分类。总线是连接各个部件的信息传输线，总线包括：片内总线、系统总线和通信总线。
（2）理解总线标准的意义，看看你知道主板上的几种标准总线。
（3）总线特性及性能指标: 包括机械特性、电气特性、功能特性和时间特性。
（4）总线结构:单总线结构、双总线结构和三总线结构。
（5）总线连接方式: 串行传送、并行传送和分时传送。
（6）总线的判优控制：总线判优有两种方法：集中仲裁方式和分布仲裁方式。集中仲裁方式的具体实现有三种：包括链式查询方式、计数定时查询方式和独立请求方式。
（7）总线的通信：同步、半同步、异步等通信方式。
3.2重难点分析
（1） 系统总线的组成。（填空）
数据线、控制线、地址线；数据线的根数有什么意义，地址线的根数有什么意义。
（2） 理解怎样通过总线实现器件之间的互联，构造计算机硬件系统；理解多级总线结构的设计原则。
（3） 为什么要进行总线控制？总线控制的几种仲裁方式的仲裁过程、特点、用于仲裁的连接线的数量。
集中仲裁方式包括链式查询方式、计数定时查询方式和独立请求方式。要讲清楚他们的工作原理和总线的控制过程，并比较它们的优缺点。（简答）
（4） 对存储器的读/写操作是一种基于系统总线同步通信，想想这个过程，看看时序图， 理解什么是同步通信方式，它和异步通信的最大不同在哪里？
第四章 存储器
4.1教学内容
（1）理解存储器的分类和分级结构；（按存储介质、按照访问方式分类、按在计算机中的作用分类）
（2）掌握主存储器的技术指标（存储容量、存储速度（存取周期和存取时间）（简答、选择、填空）、存储器带宽）；
（3）理解半导体存储器的基本组成和工作原理；
（4）掌握主存储器组织；
（5）掌握CACHE的功能、基本原理、地址映像（直接映像方式）和替换策略；
主存储器的功能：用来存放程序和数据的（填空）
4.2重难点分析
（1） 计算机的存储层次（三级存储体系）
（2） RAM和ROM的读写时序
静态RAM (SRAM)：Intel2114外特性、Intel2114 RAM矩阵、静态RAM (2114)读写时序；动态RAM芯片：三管动态RAM芯片(Intel 1103)读写、单管动态RAM 4116外特性、4116芯片读写原理；
（3） DRAM的刷新问题（为什么要刷新？各种刷新方式及比较）；
大题（4） 存储器与 CPU 的连接，掌握主存储器的组织方法（位扩展、字扩展、字位同时扩展）
通过位并联法和地址串联法实现小容量的存储芯片构成大容量的存储空间。注意要合理选用芯片，以及CPU 和存储器芯片之间的地址线、数据线和控制线的连接，特别是存储芯片片选逻辑的确定。
（5） Cache的原理。
程序访问的局部性原理
命中率/缺失率
影响命中率的因素- Cache容量、Cache的块长
Cache的结构，理解带有Cache的存储系统的读操作过程，写过程（与保持Cache一致性的问题）
大题（6） Cache的三种映像机制，CPU与Cache和主存的连接方式和访问方式。
不同的Cache-主存地址映象直接影响主存地址字段的分配及替换策略和命中率。
1)全相联映射方式： 灵活但映射函数复杂，不易实现
2)直接映射方式： 映照简单，不需计算，快速但效率不高，易“颠簸”
3)组相联映射方式： 组内全相联映射、组间直接映射
第五章 输入输出系统
5.1教学内容介绍
（1）理解输入输出系统的概念和组成，I/O设备和主机的信息传输与控制方式；
（2）掌握程序查询方式的工作流程和查询接口电路的工作原理；
（3）掌握中断的基本概念、中断排队、中断向量地址的形成方法；
（4）掌握中断接口电路的工作原理和数据传输过程；
（5）掌握中断系统的构成与中断屏蔽技术；
（6）理解DMA方式的特点、DMA的工作过程和DMA接口的功能与组成。
5.2重难点分析
重点：输入输出系统是人机对话和人机交互的纽带和桥梁。由于输入输出设备工作速度与计算机主机的工作速度极不匹配.为此，既要考虑到输入输出设备工作的准确可靠，又要充分挖掘主机的工作效率，因此要求掌握主机与I/O 交换的三种控制方式，即程序查询、程序中断和DMA，以及它们各自所需的硬件及软件支持。
（1）程序查询方式的工作流程和查询接口电路的工作原理
IO查询程序的流程，说明在程序查询方式下，查询接口如何完成数据的交换。
查询方式的特点
（2）中断的基本概念、中断排队、中断向量地址的形成方法，掌握中断接口电路的工作原理和数据传输过程
中断：计算机在执行正常程序的过程中，出现某些异常事件或某种请求时，处理机暂停执行当前程序，转而执行更紧急的程序，并在执行结束后,自动恢复执行原先程序的过程。
IO中断方式与IO查询方式进行比较：硬件结构较查询方式复杂些,服务开销时间较大；主程序与设备并行运行，CPU效率较高；具有实时响应的能力。
中断接口电路的组成。中断请求→中断源识别判优→中断响应→中断处理→中断返回。中断排队、中断向量地址的形成方法。
中断服务程序的流程（单重中断/多重中断）
关于中断技术本身的相关知识点，放在CPU一章说明
（3）理解DMA方式的特点、DMA的工作过程和DMA接口的功能与组成
什么是DMA？直接存储器存取，解决与CPU共享主存的矛盾。
DMA与CPU分时使用主存（系统总线）的三种方法；1)停止CPU访问内存。 CPU效率低；2)周期挪用。 适用于外设读取周期大于内存存取周期；3)DMA与CPU交替访问。 适用于CPU工作周期比内存存取周期长得多的情况。
DMA接口的组成与各部件的功能
DMA传送过程及各阶段对CPU的占用情况
选择型DMA接口与多路型DMA接口（在数据传输率的计算方面不同）。通过多路外设（磁盘、磁带、打印机）申请DMA请求，描述多路型 DMA 接口的工作原理。
DMA与中断技术的比较
第六章 计算机的运算方法
6.1教学内容
本章教学的目的是通过对运算方法和运算器的介绍，使得学生掌握计算机中数的表示，定点数和浮点数的加、减、乘等运算方法，定点数和浮点数的溢出判别，以及提高进位速度的ALU的工作原理。具体要求为：
（1）掌握定点数的真值、原码、补码、反码和移码的表示和相互转换方法；
（2）掌握定点数的移位运算、原码及补码加减运算以及溢出的概念与检测方法；
（3）掌握定点原码和补码的乘法运算方法；
（4）掌握浮点数的表示和规格化表示方法，浮点数的运算方法；
（5）掌握ALU的功能、设计方法和工作原理。
6.2重难点分析
（1）定点编码
①求编码
由十进制真值求原/反/补码；
由补码求相反数的补码；
补码与移码之间的转换关系；
②求表示范围
一定长度的机器码，原/反、补/移的表示范围；
原、反、补、移码的零的表示；
（2）浮点编码
① 概念
什么是规格化？给定一个浮点数，判断是否为规格化；
明确浮点数的精度和范围分别取决于尾数的长度和阶码的长度；
②求规格化的浮点表示形式
给定十进制真值，指定阶码和尾数的编码方式，求规格化的浮点表示；
③求浮点数表示范围
给定浮点数尾数和阶码的长度及编码方式，求浮点数的表示范围
（3）补码移位运算
明确移位运算的意义；
能够正确的求给定补码移位运算后的结果；
（4）定点数的加减及溢出判别：
通过补码加减运算来深化理解判断溢出的“一位符号法”和“二位符号法”的含义，理解运算溢出后的现象以及运算溢出的实质。
（3）定点数原码一位乘法（不带符号运算）：
通过原码乘法运算过程描述原码的符号位和数值为分开运算，移位是按逻辑右移进行。
（4）定点数补码一位乘法（Booth算法）：
通过补码乘法运算过程描述补码的符号位和数值为一起参加运算，移位是按算术右移进行。
明确N位数值位，进行各种乘法运算，需要的加法和移位的次数；
（6）ALU的设计方法和工作原理。
从硬件的角度讲解了影响ALU运算速度的进位过程以及提高进位速度的各种方法。
第七章 指令系统
7.1教学内容
（1）掌握指令的一般格式，多地址指令格式和指令的扩展方法；
（2）掌握操作数类型和操作类型；
（3）掌握指令寻址和数据寻址方式；
（4）掌握指令格式的举例。
7.2重难点分析
重点：指令的一般格式及多地址指令格式和指令的扩展方法、操作数类型和操作类型、指令的寻址和数据的寻址、指令的格式举例。
难点：各种寻址方式。
（1）概念
机器指令与指令系统；
指令字长、机器字长、存储字长；
操作数在存储器中的存放--边界对准原则；
什么是寻址方式？
（2）各种寻址方式
操作数寻址要求，明确各种寻址方式的物理地址表达式，寻址过程，寻址范围，需要访存的次数。
（3） 指令格式的设计
操作码扩展技术+寻址方式；
第八章 CPU的结构和功能
8.1教学内容
（1）理解CPU的基本组成和各个部件的基本功能。
（2）了解指令流水线的工作原理（会计算：吞吐率、加速比和效率）
8.2重难点分析
（1）CPU功能与结构
CPU主要由运算器、控制器和中断控制器构成。控制器部分包含：程序计数器PC、数据缓冲寄存器DR、指令寄存器IR、指令译码器ID、地址寄存器AR等。运算器部分包括：算术逻辑单元ALU、累加器AC、数据缓冲寄存器DR、状态寄存器等。
CPU的功能，简单的说就是取指令，分析指令，执行指令。
CPU的组成，ALU，CU，寄存器，中断系统
CPU内部寄存器，需要清楚各种用户不可见的，用于状态/控制的寄存器。
（2）指令周期
CPU在取指令周期、间址周期、执行周期和中断周期，发布各种微命令控制数据流按照预定的通路传送，实现对指令的控制。
（3）指令流水
指令流水的原理和指令流水的理想性能。多条指令重叠运行，构成指令流水线。把指令分为六个阶段FI、DI、CO、FO、EI、WO 和FO，构成六级流水线，介绍指令重叠的工作过程。
影响指令流水性能的因素和解决方法。
流水线性能指标的计算-吞吐率、加速比、效率。
（4）中断系统
中断源，中断请求标记寄存器。
中断请求优先级的分配原则。
中断判优方法，硬件判优和软件判优。
中断服务程序入口地址的寻找方法，硬件向量法和软件判优对应的跳转方法。
中断响应：响应时间，响应条件，响应后中断周期所作的操作—中断隐指令。
中断现场的保护和恢复，中断现场包括的内容。
多重中断系统和单重中断系统，定义，中断服务流程的区别，形成中断嵌套的条件。
中断屏蔽技术，中断屏蔽寄存器，中断屏蔽技术的意义
多重中断系统-画CPU轨迹图；
多重中断系统，通过屏蔽技术改变处理优先级时，屏蔽字的设置方法
第九章 控制单元
9.1教学内容介绍
（1）微操作命令的分析：掌握取指令周期、间接寻址周期、执行周期和中断周期的微操作命令序列。
（2）多级时序系统：指令周期、机器周期、节拍和时钟周期。
（3）理解控制器的控制方式：包括同步控制、异步控制、联合控制和人工控制。
9.2重难点分析
（1）CU的功能
什么是微操作？什么是微命令（微操作控制信号）？什么是微指令？
时序信号的作用？多级时序系统中时钟周期、机器周期、指令周期三个时序信号，以及它们之间的关系。
指令的取指周期、间址周期、执行周期、中断周期，分别需要完成什么操作？
相应地，CU需要发出什么样的控制信号序列，才能完成这些操作。根据给定CU框图，能够写出完整的微操作序列。
点击了解》教学实验箱